100GBASE-SR4 QSFP28 850nm 100M

Anfon ymchwiliad
100GBASE-SR4   QSFP28 850nm   100M
Manylion
Mae trosglwyddydd optegol FOCC 100G QSFP28 SR4 yn integreiddio'r llwybr trosglwyddo a derbyn i un modiwl. Mae'n trosi signalau mewnbwn trydanol cyfochrog yn signalau optegol cyfochrog, gan arae Laser Allyrru Arwyneb Ceudod Fertigol (VCSEL) a yrrir. Mae'r modiwl trosglwyddydd yn derbyn signalau mewnbwn trydanol sy'n gydnaws â lefelau Rhesymeg Modd Cyffredin (CML). Mae'r holl signalau data mewnbwn yn wahaniaethol ac yn cael eu terfynu'n fewnol. Mae'r modiwl derbynnydd yn trosi signalau mewnbwn optegol cyfochrog trwy arae synhwyrydd lluniau yn signalau allbwn trydanol cyfochrog. Y lefelau ail(CML). Mae'r holl signalau data yn wahaniaethol ac yn cefnogi cyfraddau data hyd at 27.9525Gb/s fesul allbwn modiwl sianel.ceiver mae signalau trydanol hefyd yn gydnaws â foltedd â LogicOn Modd Cyffredin Mae'r modiwl hwn yn cynnwys rhyngwyneb trydanol poeth-plygadwy, defnydd pŵer isel, a {{6 }}rhyngwyneb cyfresol gwifren.
Dosbarthiad cynnyrch
100G QSFP28 Transceivers
Share to
Disgrifiad

 

QSFP{0}}G-SR4

Trosglwyddydd Optegol 100Gb/s sy'n cydymffurfio â RoHS QSFP28 SR4 100m


Nodweddion Cynnyrch

● MTP/MPOoptegolcysylltydd

 Cyflenwad pŵer +3.3V sengl

 Poeth-pluggable QSFP28 MSA ffactor ffurf

 Hyd at 100m OM4 MMFPellter 

 Rhyngwyneb Cyfresol Trydanol 4x28G (CEI-28G-VSR)

 Cyplu AC o signalau CML

 Gwasgariad pŵer isel (Uchafswm:3.5W)

 Adeiladwyd yn swyddogaeth diagnostig digidol

 Amrediad tymheredd achos gweithredu:0graddi 70gradd

 Yn cydymffurfio â 100GBASE-SR4

 Rhyngwyneb Cyfathrebu I2C

  

Ceisiadau

 100GBASE-SR4

 Infiniband QDR/DDR/SDR

 100G Datacysylltiadau com

 

Safonau

 Yn cydymffurfio ag IEEE 802.3ba

 Cydymffurfio âQSFP28Manylebau caledwedd MSA

 Cydymffurfio â RoHS



Sgoriau Uchaf Absoliwt

Paramedr

Symbol

Minnau.

Max.

Uned

Nodyn

Foltedd Cyflenwi

Vcc

-0.5

3.6

V


Tymheredd Storio

TS

-40

85

gradd


Lleithder Cymharol

RH

0

85

%


Trothwy Difrod Rx, fesul Lôn

PRdmg

5.5


dBm


Nodyn: Gall straen sy'n fwy na'r graddfeydd absoliwt uchaf achosi niwed parhaol i'r trosglwyddydd.

Amodau Gweithredu a Argymhellir

Paramedr

Symbol

Minnau

Teipiwch

Max

Unedau

Nodyn

Tymheredd Achos Gweithredu

TC

0

-

+70

gradd


Foltedd Cyflenwad Pŵer

VCC

3.14

3.3

3.47

V


Cyfradd data



103.125

112

Gb/s


Pellter Cyswllt (OM3)




70

m


Pellter Cyswllt (OM4)




100

m


 

Nodweddion Trydanol(Top=0~70gradd, Vcc=3.14~3.47V)

(Wedi'i brofi o dan amodau gweithredu a argymhellir, oni nodir yn wahanol)

Paramedr

Symbol

Minnau

Teipiwch

Max

Uned

Nodiadau

Trosglwyddydd

Cyfradd signalau fesul lôn

DRPL

25.78125 % c2% B1 100 ppm

Gb/s


Foltedd mewnbwn pk-pk gwahaniaethol

goddefgarwch

Vin, dpp



900

Mv


Goddefgarwch foltedd un pen

Vin, tt

-0.35


+3.3

V


Prawf mewnbwn straen modiwl


Fesul IEEE 802.3bm



Derbynnydd

Scyfradd ignaling fesul lôn

DRPL

25.78125 % c2% B1 100 ppm

Gb/s


Siglen allbwn data gwahaniaethol

Gwelais, tt

400


800

mV


Lled llygad

Ew

0.57



UI


Cau llygad fertigol

VEC

5.5



Cronfa ddata


Diffyg cyfatebiaeth terfynu gwahaniaethol

Tm



10

%


Amser pontio, 20% i 80%

Tr,Tf

12



Ps


Nodweddion Optegol(TOp=0~70gradd, Vcc=3.14~3.47V)

(Wedi'i brofi o dan amodau gweithredu a argymhellir, oni nodir yn wahanol)

Paramedr

Symbol

Uned

Minnau

Teipiwch

Max

Nodiadau

Trosglwyddydd

Cyfradd signalau, pob lôn

DRpl

Gb/s

25.78125 % c2% B1100 ppm

1

CanolfanTonfedd

λ

nm

840

850

860


Lled Sbectrol RMS


nm


0.6



Pŵer lansio cyfartalog, pob lôn

Pavg

dBm

-8.4


2.4


Osgled modiwleiddio optegol, pob lôn (OMA)

OMA

dBm

-6.4


3


Cymhareb difodiant

ER

Cronfa ddata

2




Pŵer Lansio Cyfartalog ODDI AR

Trosglwyddydd, per Lane

RIN

dBm



-30


Fflwcs amgylchynol

FLX

dBm

>86% yn 19 um

<30% at 4.5 um


Goddefgarwch colled dychwelyd optegol


Cronfa ddata



12


Mwgwd llygad trosglwyddydd {X1, X2, X3, Y1, Y2, Y3}



{0.3,0.38,0.45,0.35,0.41,0.5}

2

Derbynnydd

Derbyn Cyfradd ar gyfer Pob Lôn

DRpl

Gb/s

25.78125 % c2% B1100 ppm

3

Ystod Tonfedd Pedair Lôn

λ

nm

840


860


Pŵer Optegol Mewnbwn Gorlwytho

Pmax

dBm

3.4




Pŵer Derbyn Cyfartalog ar gyfer Pob Un

Lôn

Pin

dBm

-10.3


2.4

4

Sensitifrwydd Derbynnydd (OMA) fesul lôn

Psens

dBm



-5.2


Myfyrdod Derbynnydd

Rfl

Cronfa ddata



-12


Diffiniad Mwgwd Llygad Derbynnydd {X1, X2, X3, Y1, Y2,Y3}


{0.28,0.5,0.5,0.33,0.33,0.4}


5

Los De-Hallu

Pd

dBm



-13


Los Assert

Pa

dBm

-30




Colli Hysteresis

Pd-Pa

dBm

0.5




Nodiadau:

1. Mae'r trosglwyddydd yn cynnwys 4 laser sy'n gweithredu ar gyflymder uchaf o 25.78125Gb/s ±100ppm yr un.

2. Cymhareb Taro 1.5 x 10-3 hits/sampl.

3. Mae'r derbynnydd yn cynnwys 4 ffotosynhwyrydd sy'n gweithredu ar gyflymder uchaf o 25.78125Gb/s ±100ppm yr un.

4. Mae gwerth lleiaf yn addysgiadol yn unig ac nid yn brif ddangosydd cryfder y signal.

5. Tarwch Cymhareb 5 x 10-5 hits/sampl.

Disgrifiad Pin  

description 

Pin

Enw

Rhesymeg

Disgrifiad


1

GND


Llawr

1

2

Tx2n

CML-I

Mewnbwn Data Trosglwyddydd Gwrthdro

10

3

Tx2p

CML-I

Mewnbwn Data Di-wrthdro Trosglwyddydd

10

4

GND


Llawr

1

5

Tx4n

CML-I

Mewnbwn Data Trosglwyddydd Gwrthdro

10

6

Tx4p

CML-I

Mewnbwn Data Di-wrthdro Trosglwyddydd

10

7

GND


Llawr

1

8

ModSelL

LVTTL-I

Dewis Modiwl

3

9

AilosodL

LVTTL-I

Ailosod Modiwl

4

10

Vcc Rx


+3.3V Derbynnydd Cyflenwad Pŵer

2

11

SCL

LVCMOS-I/O

2-cloc rhyngwyneb cyfresol gwifren

5

12

AAF

LVCMOS-I/O

2-data rhyngwyneb cyfresol gwifren

5

13

GND


Llawr

1

14

Rx3p

CML-O

Derbynnydd Allbwn Data Di-wrthdro

9

15

Rx3n

CML-O

Allbwn Data Gwrthdro Derbynnydd

9

16

GND


Llawr

1

17

Rx1p

CML-O

Derbynnydd Allbwn Data Di-wrthdro

9

18

Rx1n

CML-O

Allbwn Data Gwrthdro Derbynnydd

9

19

GND


Ground

1

20

GND


Llawr

1

21

Rx2n

CML-O

Allbwn Data Gwrthdro Derbynnydd

9

22

Rx2p

CML-O

Derbynnydd Allbwn Data Di-wrthdro

9

23

GND


Ground

1

24

Rx4n

CML-O

Allbwn Data Gwrthdro Derbynnydd

9

25

Rx4p

CML-O

Derbynnydd Allbwn Data Di-wrthdro

9

26

GND


Llawr

1

27

ModPrsL

LVTTL-O

Modiwl Presennol

6

28

IntL

LVTTL-O

Torri ar draws

7

29

Vcc Tx


+3.3V Trosglwyddydd cyflenwad pŵer

2

30

Vcc1


+3.3V Cyflenwad pŵer

2

31

LMod

LVTTL-I

Modd Pŵer Isel

8

32

GND


Ground

1

33

Tx3p

CML-I

Mewnbwn Data Di-wrthdro Trosglwyddydd

10

34

Tx3n

CML-I

Mewnbwn Data Trosglwyddydd Gwrthdro

10

35

GND


Llawr

1

36

Tx1p

CML-I

Trosglwyddydd Data Di-wrthdro


37

Tx1n

CML-I

Mewnbwn Data Trosglwyddydd Gwrthdro

10

38

GND


Llawr

1

Nodiadau:

1: GND yw'r symbol ar gyfer signal a chyflenwad (pŵer) sy'n gyffredin ar gyfer y modiwl. Mae pob un yn gyffredin o fewn y modiwl a chyfeirir holl folteddau'r modiwl at y potensial hwn oni nodir yn wahanol. Cysylltwch y rhain yn uniongyrchol â'r awyren ddaear gyffredin signal bwrdd gwesteiwr.

2: Bydd Vcc Rx, Vcc1 a Vcc Tx yn cael eu cymhwyso ar yr un pryd. Gellir cysylltu Vcc Rx Vcc1 a Vcc Tx yn fewnol o fewn y modiwl mewn unrhyw gyfuniad. Mae pob un o'r pinnau cysylltydd yn cael eu graddio ar gyfer cerrynt uchaf o 1000 mA. Dangosir hidlydd cyflenwad pŵer bwrdd gwesteiwr a argymhellir isod .

3: Mae'r ModSelL yn pin mewnbwn. Pan gaiff ei ddal yn isel gan y gwesteiwr, mae'r modiwl yn ymateb i 2-orchmynion cyfathrebu cyfresol gwifren. Mae'r ModSelL yn caniatáu defnyddio modiwlau lluosog ar un bws rhyngwyneb gwifren 2-. Pan fo'r ModSelL yn "Uchel", ni fydd y modiwl yn ymateb i nac yn cydnabod unrhyw gyfathrebiad rhyngwyneb gwifren 2- gan y gwesteiwr. Bydd nod mewnbwn signal ModSelL yn gogwyddo i'r cyflwr "Uchel" yn y modiwl. Er mwyn osgoi gwrthdaro, ni fydd y system gwesteiwr yn ceisio 2-cyfathrebiadau rhyngwyneb gwifren o fewn amser dad-ddatgan ModSelL ar ôl dad-ddewis unrhyw fodiwlau. Yn yr un modd, bydd y gwesteiwr yn aros o leiaf am gyfnod yr amser datgan ModSelL cyn cyfathrebu â'r modiwl sydd newydd ei ddewis. Gall cyfnodau haeru a dad-ddatgan gwahanol fodiwlau orgyffwrdd cyn belled â bod y gofynion amseru uchod yn cael eu bodloni.

4: Rhaid tynnu'r pin ResetL i Vcc yn y modiwl. Mae lefel isel ar y pin ResetL am fwy na'r hyd pwls lleiaf (t{1}}Ailosod_cychwyn) yn cychwyn ailosod modiwl cyflawn, gan ddychwelyd gosodiadau modiwl defnyddwyr i gyd i'w cyflwr diofyn. Mae Amser Ailosod Modiwl Assert Time (t_init) yn dechrau ar yr ymyl codi ar ôl i'r lefel isel ar y pin ResetL gael ei ryddhau. Wrth gyflawni ailosodiad (t_init) bydd y gwesteiwr yn diystyru pob did statws nes bod y modiwl yn nodi bod yr ymyriad ailosod wedi'i gwblhau. Mae'r modiwl yn nodi hyn drwy ddatgan "isel" signal IntL gyda'r Data{5}}Heb_Did Parod wedi'i negyddu. Sylwch, wrth bweru i fyny (gan gynnwys mewnosodiad poeth) y dylai'r modiwl bostio'r cwblhad hwn o ymyriad ailosod heb fod angen ailosodiad.

5: Mae signalau cyflymder isel heblaw SCL ac SDA yn seiliedig ar TTL Foltedd Isel (LVTTL) sy'n gweithredu yn Vcc. Mae Vcc yn cyfeirio at folteddau cyflenwad generig VccTx, VccRx, Vcc_host neu Vcc1.

Bydd gwesteiwyr yn defnyddio gwrthydd tynnu i fyny sy'n gysylltiedig â gwesteiwr Vcc_ar bob un o'r 2-rhyngwyneb gwifren SCL (cloc), SDA (data), a phob allbwn statws cyflymder isel. Mae'r SCL a'r SDA yn rhyngwyneb plwg poeth a all gefnogi topoleg bws.

6: Mae ModPrsL yn cael ei dynnu hyd at Vcc_Host ar y bwrdd gwesteiwr a'i seilio ar y modiwl. Mae'r Mae ModPrsL yn cael ei haeru'n "Isel" pan gaiff ei fewnosod a'i ddeisyr "Uchel" pan fydd y modiwl yn absennol yn gorfforol o'r cysylltydd gwesteiwr.

7: Pin allbwn yw IntL. Pan fydd IntL yn "Isel", mae'n nodi modiwl posibl yn weithredol nam neu statws hanfodol i'r system gwesteiwr. Mae'r gwesteiwr yn nodi ffynhonnell yr ymyriad gan ddefnyddio'r rhyngwyneb cyfresol {{0}}. Mae'r pin IntL yn allbwn casglwr agored a rhaid ei dynnu i gynnal foltedd cyflenwad ar y bwrdd gwesteiwr. Mae'r pin INTL yn ddesserted "Uchel" ar ôl cwblhau'r ailosod, pan fydd beit 2 bit 0 (Data Ddim yn Barod) yn cael ei ddarllen gyda gwerth o '0' a'r maes baner yn cael ei ddarllen (gweler SFF-8636 ).

8: Rhaid tynnu'r pin LMode hyd at Vcc yn y modiwl. Mae'r pin yn rheolydd caledwedd

a ddefnyddir i roi modiwlau mewn modd pŵer isel pan fo'n uchel. Trwy ddefnyddio'r pin LMode a chyfuniad o'r Power{{{0}}gwrthwneud, Power_set ac Uchel_Power_Dosbarth{4}}Galluogi meddalwedd didau rheoli (Cyfeiriad A{0h, beit 93 did 0,1,2), mae'r gwesteiwr yn rheoli faint o bŵer y gall modiwl ei wasgaru.

9: Allbynnau data derbynnydd modiwl yw Rx(n)(p/n). Mae Rx(n)(p/n) wedi'u cyplysu ag AC 100 Ohm llinellau gwahaniaethol y dylid eu terfynu â 100 Ohm yn wahaniaethol yn y Host ASIC(SerDes). Mae'r cyplydd AC y tu mewn i'r modiwl ac nid oes ei angen ar y bwrdd Host. Ar gyfer gweithredu ar 28 Gb/s mae'r safonau perthnasol (ee, OIF CEI v3.1) yn diffinio'r gofynion signal ar y llinellau gwahaniaethol cyflym. Ar gyfer gweithredu ar gyfraddau is, cyfeiriwch at y safonau perthnasol.

Nodyn: Oherwydd y posibilrwydd o fewnosod modiwlau blaenorol QSFP a QSFP+ i westeiwr

cynllunio ar gyfer gweithredu cyflymder uwch, argymhellir bod y trothwy difrod y mewnbwn gwesteiwr fod o leiaf 1600 mV brig i wahaniaeth brig. Mae angen squelch allbwn ar gyfer colli signal mewnbwn optegol, Rx Squelch o hyn ymlaen, a bydd yn gweithredu fel a ganlyn. Os bydd y signal optegol ar unrhyw sianel yn dod yn gyfartal neu'n llai na'r lefel sy'n ofynnol i haeru LOS, yna bydd allbwn data derbynnydd y sianel honno'n cael ei wasgu neu ei analluogi. Yn y cyflwr gwasgog neu anabl, cynhelir lefelau rhwystriant allbwn tra bydd y siglen foltedd gwahaniaethol yn llai na 50 mVpp. Mewn gweithrediad arferol mae gan yr achos rhagosodedig Rx Squelch yn weithredol. Gall Rx Squelch gael ei ddadactifadu gan ddefnyddio Rx Squelch Disable trwy'r rhyngwyneb cyfresol gwifren 2-. Mae Rx Squelch Disable yn swyddogaeth ddewisol. Am fanylion penodol, cyfeiriwch at SFF-8636.

10: Mewnbynnau data trosglwyddydd modiwl yw Tx(n)(p/n). Maent yn llinellau gwahaniaethol 100 Ohm wedi'u cyplysu ag AC gyda therfyniadau gwahaniaethol 100 Ohm y tu mewn i'r modiwl. Mae'r cyplydd AC y tu mewn i'r modiwl ac nid oes ei angen ar y bwrdd Host. Ar gyfer gweithredu ar 28 Gb/s y perthnasol mae safonau (ee, OIF CEI v3.1) yn diffinio'r gofynion signal ar y llinellau gwahaniaethol cyflym. Ar gyfer gweithredu ar gyfraddau is, cyfeiriwch at y safonau perthnasol. Oherwydd y posibilrwydd o fewnosod modiwlau i westeiwr a ddyluniwyd ar gyfer gweithrediad cyflymder is, rhaid i drothwy difrod mewnbwn y modiwl fod o leiaf 1600 mV rhwng brig ac uchafbwynt gwahaniaethol. Squelch allbwn, o hyn ymlaen Tx Squelch, ar gyfer colli signal mewnbwn, o hyn ymlaen Tx LOS, yn swyddogaeth ddewisol. Lle y'i gweithredir, bydd yn gweithredu fel a ganlyn. Os bydd y signal trydanol gwahaniaethol, brig-i-brig ar unrhyw sianel yn dod yn llai na 50 mVpp, yna bydd allbwn optegol y trosglwyddydd ar gyfer y sianel honno yn cael ei wasgu neu ei analluogi a gosod baner TxLOS cysylltiedig. Pan fydd wedi'i wasgu, bydd OMA y trosglwyddydd yn llai na neu'n hafal i -26 dBm a phan fydd wedi'i analluogi bydd pŵer y trosglwyddydd yn llai na neu'n hafal i -30 dBm. Ar gyfer cymwysiadau, ee Ethernet, lle diffinnir cyflwr y trosglwyddydd i ffwrdd yn nhermau pŵer cyfartalog, argymhellir analluogi'r trosglwyddydd ac ar gyfer cymwysiadau, ee InfiniBand, lle diffinnir cyflwr y trosglwyddydd i ffwrdd yn nhermau OMA, argymhellir gwasgu'r trosglwyddydd. Mewn gweithrediad modiwl, lle mae Tx Squelch yn cael ei weithredu, mae gan yr achos rhagosodedig Tx Squelch yn weithredol. Gall Tx Squelch gael ei ddadactifadu gan ddefnyddio Tx Squelch Disable trwy'r rhyngwyneb cyfresol gwifren 2-. Mae Tx Squelch Disable yn swyddogaeth ddewisol. Am fanylion penodol, cyfeiriwch at SFF- 8636.

Aseiniad Lôn

lane Assignment 

Ffibr

Lôn

1

RX0

2

RX1

3

RX2

4

RX3

5678

Heb ei ddefnyddio

9

TX3

10

TX2

11

TX1

12

TX0

 

 

Hidlo Cyflenwad Pŵer a Argymhellir

recommended

 

 

 

Dimensiynau Pecyn

 

dimensions 

 

Gwybodaeth Archebu

Rhif Rhan

Disgrifiad

FOCC-QSFP28-100G-SR4

QSFP28 SR4 100m OM4, 0~70gradd, gyda DDM


Tagiau poblogaidd: 100GBASE-SR4 QSFP28 850nm 100M, Tsieina, ffatri, cyflenwyr, gweithgynhyrchwyr, dyfynbris, addasu, pris, prynu

Anfon ymchwiliad